順序回路
->入力状態と回路の内部状態によって出力が決まる
->過去の状態を記憶する機能がある
### フリップフロップ
2つの安定した状態を持つ
A=0の時、NOT出力は１となり、これが入力Bになる 入力BのNOT出力は1となり、Aの入力に戻される この状態が維持される
一度決まった状態は新たに特定の入力がない限り保持される為、記憶素子と考えることができる
フリップフロップは様々な種類が存在し、レジスタやカウンタなど多くの応用回路がある
### RS-FF(reset-setFF)
リセット信号Rが1の時、出力Qが0にリセットされ、セット信号Sが1の時、Qが1にセットされる
R=1, S=0の時、Q=0、!Q=1となる
R=0, S=1の時、Q=1、!Q=0となる
R=0, S=0の時、直前の出力状態Q, !Qがそのまま保持される
R=1, S=1の時、Q, !Qがどちらも0になり不安定となり正常に動かない為、禁止されている
### 同期式RS-FF
R, Sの入力の他に、クロック信号CKを用意し、この信号変化に同期して出力を変化させる。この信号をトリガ(ポジティブエッジトリガ)という
CK=1とすると、RS-FFと同じ。CK=0とするとR=0, S=0に強制したことに等しく、出力内容は保持される
### JK-FF(Jack knife FF)
R=1, S=1の欠点を無くすための仕様
ANDと同期式RS-FFの組み合わせ
J=1 K=0の時、Q=1 !Q=0
J=0 K=1の時、Q=0 !Q=1
J=0 K=0の時、前の状態を保持
J=1 K=1の時、前の状態を反転…トグル動作
J=1 K=1でCK=1が長くなると発振状態となるため、CK=0にしないといけない。それがマスタースレーブ型JK-FF
->ネガティブエッジ動作
#### T-FF(toggling flip-flop)
周波数を1/2にする働きがある
### D-FF(delay flip-flop)
信号を遅延する
入力信号Dを出力するにはCKのネガティブエッジトリガを待たなければならず遅延される
->桁をずらすシフトレジスタなどに使われる
「記録する」って、要するに電子信号を保持するってことなのか。
なんか前髪を掴まれた気分だなー
