Category: Electronic Circuit flip-flop

### SRAM
フリップフロップを使ったメモリで、SRAMと言われる。消費電力が少なく、動作速度が早い
DRAMと比べて1セルあたりの部品点数が多いため集積度を上げにくい
CPU間近にSRAMに記憶する

### DRAM
大量データの記憶にはDRAMが使用される
コンデンサに蓄えた電荷量によって1ビットを記憶する
1個のコンデンサと1個のMOSFET　AD=HにしてQをオンにすると、コンデンサ電圧がデータ線Dに現れるので、電圧H、Lで判定できる
構造、動作原理がSRAMに比較して単純でセル面積も小さいため、大容量メモリに適している

EPROMとflip-flopの構造的な違いは理解しておく必要がありそうだ。

### 半導体の設計
半導体の機能目的を決定する「システム設計」、これを電子回路で実現するための「ロジック設計」、さらに実際にパーツを並べて詳細な回路を検討・設計する「回路設計」、ICチップの中で回路の配置を決定する「レイアウト設計」

集積回路設計

集積回路設計は、主にシリコンを使った半導体上に、トランジスタ、抵抗器、キャパシタといった部品を配置し、それらを金属の配線で接続する。シリコン基板は電導性があるため、個々の部品の絶縁を確保する方法（いわゆる素子分離）が必要とされる。集積回路の素子は一般の部品より非常に小さいため、トランジスタの電力消費、配線抵抗、配線における電流密度といったことに注意を払う必要がある。金属配線におけるエレクトロマイグレーションや極小素子の放電による破損なども考慮される。回路の物理配置も重要であり、性能やノイズの影響、発熱分布、ピン配置といったことと密接に関連する。

半導体製造工程の「前工程」と呼ばれる半導体ウェーハ処理工程では、シリコンウェーハ表面上にトランジスタなどを含む電子回路を高集積で形成
成膜、 パターン転写、エッチング
半導体製造工程の「後工程」と呼ばれる組立工程では、ウェーハから半導体を切り出し、所定の位置に固定・封入して検査

RAMの製造メーカー
Micron

こりゃ凄い世界や。

順序回路は現在の入力と過去の入力で出力が決まる回路
二次情報を記憶する回路をレジスタという、CPU内部の高速演算やデータ処理の一時記憶用途に使われる
一度に記憶できるビット数をレジスタ長といい、レジスタ長が大きいほど高度な作業を高速に行うことができる
64bit CPUとは、「一度に記憶できるビット数が64ビット」という意味。当然32ビットより性能が良い
e.g. D-FFとCK端子をつなぎ合わせると、次のクロックパスが入力されるまで出力が保持される

### シストレジスタ
レジスタ内のデータを1ビット右もしくは左にシフトさせるレジスタをシフトレジスタという
Binデータはクロックに同期して右側へ1段ずつシフトしていく
順次入力されたシリアルデータが一挙に並列出力(パラレル)された状態となる
プリセット端子はD-FF内部状態をリセット(Q=1)する端子、PR=L(0)で有効、H(1)で無効
クリア端子はCLR=0で内部状態がクリア、CLR=1で無効

### カウンタ
2進数を数える回路をバイナリカウンタという
4ビットの場合は16進カウンタという
JK-FF, T-FFで、J=K=1としてクロック信号CKを入力するたびにトグル動作を行い次段の入力となる
値が1ずつ増加をアップカウンタ、減少をダウンカウンタという
FFで時間遅延があるため、完全には同期しておらず、非同期カウンタという(asynchronous)
不要なパルスをハザードという、補出力で対策を講じる

順序回路
->入力状態と回路の内部状態によって出力が決まる
->過去の状態を記憶する機能がある

### フリップフロップ
2つの安定した状態を持つ
A=0の時、NOT出力は１となり、これが入力Bになる　入力BのNOT出力は1となり、Aの入力に戻される　この状態が維持される
一度決まった状態は新たに特定の入力がない限り保持される為、記憶素子と考えることができる
フリップフロップは様々な種類が存在し、レジスタやカウンタなど多くの応用回路がある

### RS-FF(reset-setFF)
リセット信号Rが1の時、出力Qが0にリセットされ、セット信号Sが1の時、Qが1にセットされる
R=1, S=0の時、Q=0、!Q=1となる
R=0, S=1の時、Q=1、!Q=0となる
R=0, S=0の時、直前の出力状態Q, !Qがそのまま保持される
R=1, S=1の時、Q, !Qがどちらも0になり不安定となり正常に動かない為、禁止されている

### 同期式RS-FF
R, Sの入力の他に、クロック信号CKを用意し、この信号変化に同期して出力を変化させる。この信号をトリガ(ポジティブエッジトリガ)という
CK=1とすると、RS-FFと同じ。CK=0とするとR=0, S=0に強制したことに等しく、出力内容は保持される

### JK-FF(Jack knife FF)
R=1, S=1の欠点を無くすための仕様
ANDと同期式RS-FFの組み合わせ
J=1 K=0の時、Q=1 !Q=0
J=0 K=1の時、Q=0 !Q=1
J=0 K=0の時、前の状態を保持
J=1 K=1の時、前の状態を反転…トグル動作
J=1 K=1でCK=1が長くなると発振状態となるため、CK=0にしないといけない。それがマスタースレーブ型JK-FF
->ネガティブエッジ動作

#### T-FF(toggling flip-flop)
周波数を1/2にする働きがある

### D-FF(delay flip-flop)
信号を遅延する
入力信号Dを出力するにはCKのネガティブエッジトリガを待たなければならず遅延される
->桁をずらすシフトレジスタなどに使われる

「記録する」って、要するに電子信号を保持するってことなのか。
なんか前髪を掴まれた気分だなー